论坛风格切换
 
  • 帖子
  • 日志
  • 用户
  • 版块
  • 群组
帖子
购买邀请后未收到邀请联系sdbeta@qq.com
  • 40阅读
  • 1回复

[硬件资讯]AMD 将在 "Strix Halo" Ryzen AI Max 处理器中采用全新 CCD 连接 [复制链接]

上一主题 下一主题
 

发帖
7407
今日发帖
最后登录
2025-01-23
只看楼主 倒序阅读 使用道具 楼主  发表于: 2025-01-15 09:16:02
  AMD最新的笔记本电脑Ryzen AI处理器(代号为"Strix Halo")在其芯片组之间采用了并行的"线海(sea of wires)"互连系统,取代了台式机Ryzen型号中的SERDES(串行器/解串器)方法。 /[IQ:':^  
t(rU6miN  
  该处理器的物理实现由两个核心复合芯片(CCD)组成,每个芯片都采用台积电的N4(4纳米)工艺制造,包含多达八个Zen 5内核和完整的512位浮点运算单元。值得注意的是,I/O芯片(IOD)也采用N4工艺制造,这标志着台式机标准Ryzen IOD所采用的N6(6纳米)工艺的进步。 pz IMj_  
J3.Q8f  
  关键的变化在于芯片间通信系统。Ryzen 9000系列(Granite Ridge)采用SERDES将并行数据转换为串行数据,在芯片间传输,而Strix Halo则通过多个物理连接实现直接并行数据传输。 dGteYt_F  
.- Lqo=o\  
  这种设计实现了每个时钟周期32字节的吞吐量,并消除了与串行化/反序列化过程相关的延迟开销。并行互连架构还消除了在电源状态转换期间重新训练连接的需要,这是SERDES实现中存在的一个限制。然而,由于连接密度的增加,这种设计选择必须增加基板的复杂性,并需要更多的引脚用于外部连接,这表明与台式机变体相比,CCD设计可能需要修改。 \ +xIH  
`pMI[pLZe  
  AMD的这种实现需要更复杂的基板制造工艺,以适应芯片间密集的并行连接。之所以决定优先采用这种更具挑战性的设计方法,是因为数据密集型工作负载需要更低的延迟和功耗,而芯片之间一致的高带宽通信是至关重要的。 _Lb& 2 PAG  
r=Q5=(hn  
离线lenneth

发帖
792
今日发帖
最后登录
2025-01-23
只看该作者 沙发  发表于: 2025-01-16 08:55:07
AMD将在Ryzen AI Max处理器中采用全新CCD连接技术,这将提高性能并带来重大突破。新技术将推动AI计算领域的发展。