HDL Designer结合了深度分析功能，高级创建编辑器以及完整的项目和流程管理，以提供强大的HDL设计环境，从而提高了各个工程师和团队（本地或远程）的生产力，并实现了可重复且可预测的设计过程。
特点和优点主要好处
在VHDL，Verilog和SystemVerilog中管理复杂的ASIC或FPGA设计
加速RTL重用
广泛的设计检查规则和规则集
交互式HDL可视化和创建工具
自动文档功能和报告
智能调试和分析
并行设计输入和检查
设计和重用
快速评估重用代码质量并增进设计理解
使用文本，表格和图形有效地创建RTL设计
交互式管理设计流程和所有项目数据
快速生成文档
加快IP信息库的填充
SystemVerilog
管理和理解代码关系
加快语言水平和成绩
总结和量化代码特征
自动化并简化数据管理
设计，测量和记录以实现实用的代码重用
强调
分析
HDL Designer可以帮助工程师分析，评估和可视化复杂的RTL设计，提供代码完整性分析，连接完整性分析，HDL代码质量评估和设计可视化。
创建
与代码分析紧密结合的是代码创建。 HDL Designer为工程师提供了一整套高级设计编辑器，以促进开发：基于接口的设计电子表格编辑器（IBD）和框图，状态机，真值表，流程图和算法状态机编辑器。为了补充这些编辑器，HDL Designer包括EMACS / vi兼容的，支持HDL的文本编辑器。
管理
结合设计分析和创建，设计管理是设计师面临的第三项重要任务。除了管理设计数据外，团队还需要在整个设计流程中管理项目。
HDL Designer通过为设计人员提供流程中其他设计工具的接口来解决设计管理问题。数据和版本管理解决方案。
HDL Designer还可以通过HTML，OLE，打印和图形导出轻松进行设计并完成项目文档。
完美联系
8020169@qq.com 2021：http://bbs.sdbeta.com/read-htm-tid-577167.html
2019版下载：http://bbs.sdbeta.com/read-htm-tid-577114.html
微博帐号登录