韩媒The Elec本月17日报道称,三星电子预计于明年推出的2nm先进制程将较现有3nm工艺增加30%以上的EUV曝光层数,达“20~30的中后半段”。
VVEJE$ t]{, 7.S 韩媒在报道中提到,根据产品性质的不同,即使同一节点曝光层数量也并非完全固定。不过总体来说,三星电子3nm工艺的平均EUV曝光层数量仅为20层;
E*yot[kj #^_7i)=~ 而在预计于2027年量产的SF1.4制程中,EUV曝光层的数量有望超越30层。
e
+jp,>(v
BwYR" ▲ASML新一代0.33NA EUV光刻机NXE:3800E
ZftucD|ZY/ 5! ]T%.rM 随着先进制程的演进,对晶体管尺寸的要求逐渐严苛。而在曝光层中用EUV光刻取代传统DUV,可实现更高光刻精度,进一步提升晶体管密度,在单位面积中容纳更多的集成电路。
ivSpi?
@7sHFwtar? 在此背景下,先进逻辑代工企业积极购进ASML的EUV机台。
!95Q4WH-@ +3pfBE| 以台积电为例,根据此前报道,其今明两年将总共接收超60台EUV光刻机。韩媒预估台积电到2025年底将拥有超160台EUV光刻机。
#%]?e
N Wt=%.Y(x 此外DRAM内存行业的EUV光刻用量也在提升:
rc}=`D` PkOtg[Z 在第六代20~10nm级工艺(即1c nm、1γnm)上,三星电子使用了6~7个EUV层,SK海力士使用了5个EUV层,美光也在此节点首次导入了EUV光刻。
/AIFgsaY