完整的模拟 IC-CAD 设计流程Silvaco 提供完整的 IC-CAD 设计流程，包括设计捕获、电路仿真、布局设计、物理验证、寄生参数提取和缩减，以及版图后分析，包括统计变化和良率分析。
原理图编辑器Gateway 是一个高效的环境，具有直观的编辑功能，能够支持大型和复杂的分层或扁平化设计，能够从现有的传统网表自动生成符号，并支持行业标准的网表和接口格式。它与 Silvaco TCAD 和模拟定制设计工具紧密集成。布局编辑器Expert 是一款分层 IC 布局编辑器，具有高容量和灵活使用功能，适用于模拟、混合信号、射频和数字电路中的多种硅技术。作为 Silvaco 定制 IC 设计套件的关键部分，Expert 与 Gateway 原理图设计和 SmartDRC/LVS 物理验证环境无缝集成。指向 Calibre
RealTime 的链接以交互和按需方式提供签核质量 DRC。Expert 的直观界面、简单的设置和交互式规则检查使设计人员能够快速生成正确的布局，从而实现快速流片。DRC/LVS 物理验证SmartDRC/LVS 可对模拟、数字和混合信号 IC 进行物理验证，包括设计规则检查 （DRC）、版图连接提取和版图与原理图 （LVS） 比较。其独特的架构使用多个 CPU 提供高性能和大容量，精确处理复杂形状，并通过快速交互式验证和直观调试实现卓越的用户生产力。全芯片寄生参数提取Hipex 为从模拟、混合信号、存储器 IC 和 SoC 设计的分层布局中提取寄生电容和电阻提供了一种准确、快速的解决方案。作为 Silvaco 完整的物理 IC 设计验证流程的一部分，它与用于 DRC/LVS 和 RC 寄生参数提取的 Expert 版图编辑器紧密集成。它支持快速模式匹配和场求解器求解器模式。电路仿真SmartSpice 是一款高性能并行 SPICE 仿真器，提供一整套有源器件模型、Verilog-A 紧凑建模，并与原理图、版图和 TCAD 分析工具紧密集成。它是一个经过验证的综合解决方案，适用于各种应用，包括复杂的高精度模拟和混合信号电路仿真、存储器、定制数字设计和先进半导体工艺的单元库表征。寄生减少Jivaro Pro 已被全球领先的 IDM 和无晶圆厂公司采用，以应对管理版图后仿真的时间和资源挑战的日益严峻的挑战。Jivaro Pro 采用专利的寄生减少数学方法，在保持精度的同时降低电路复杂性。寄生参数分析Viso 有助于快速、全面地了解可能影响设计性能目标的寄生效应。通过稳健的分析，Viso 解决了各种问题，例如串扰效应、信号弱点、不平衡的网络对称性、延迟劣化、IR 压降问题等。寄生参数提取比较PEX Certify 由 PEX Diff 和 PEX Link 组成，旨在比较大型提取的网表，以限定和量化差异。PEX Certify 可以使用统计数据和对寄生效应的复杂分析非常快速地确定两个提取的网表是否对应，而无需运行持久的电路仿真。变异和产量分析VarMan 是一套全面的分析工具，使设计人员能够准确地处理统计变化并提前做出正确的实施决策。VarMan 是新一代工具，采用机器学习技术，为模拟、RF、标准单元、IO 和存储器设计提供高效可靠的解决方案。SPICE 模型生成Utmost IV 是业界首屈一指的解决方案，可解决尖端 CMOS 和化合物半导体器件的表征和建模中的这些挑战。它为半导体器件的表征以及为模拟、混合信号和 RF 应用生成准确、高质量的 SPICE 模型、宏模型和 Verilog-A 模型提供了一个易于使用的数据库驱动环境。
联系1400155802@qq.com
微博帐号登录